

VHDL 3: Diseño de circuitos síncronos

Hipólito Guzmán Miranda

Departamento de Ingeniería Electrónica

Universidad de Sevilla

hguzman@us.es

Acknowledgement to Fernando Muñoz, Universidad de Sevilla



Contexto docente

BT01: Introducción a VHDL y su aplicación en FPGAs

- Tema 1: Estructura de un fichero VHDL
- Tema 2: Describiendo la funcionalidad
- Tema 3: Diseño de circuitos síncronos
- Tema 4: Simulación con testbenches

Conocimientos previos requeridos:

- Electrónica digital básica (puertas lógicas y biestables)
- Temas 1 y 2: Estructura de un fichero VHDL y Describiendo la funcionalidad



Objetivos de aprendizaje

- Aprender cómo se describen circuitos síncronos en VHDL
- Comprender la diferencia entre procesos combinacionales y procesos síncronos
- Adquirir las herramientas necesarias para describir circuitos de cierta complejidad como máquinas de estados




Contenido

- Repaso
- Descripción en dos procesos
- Definición de tipos de datos
- Máquinas de estados
- Variables
- Atributos




Repaso

- Library
 - Inclusión de librerías y paquetes
- Entity
 - Descripción de caja negra
- Architecture
 - Descripción de la funcionalidad
- Configuration
 - Normalmente no se utiliza





Combinacional + Síncrono






¿Cómo haríamos un contador?

- Un contador necesita saber almacenar el valor por el que va contando
- Ese será el estado interno del circuito
- La toma de decisiones es tan simple como decidir cuál es el siguiente valor de la cuenta



Planteamiento del contador






Codificamos el VHDL

```
architecture cont_arch of contador is
                                                                                                sync: process(clk, reset)
                                                                                                begin
                                                                                                   if rst = '1' then
  signal cont, p cont: unsigned(7 downto 0);
                                                                                                     cont <= (others => '0');
begin
                                                                                                   elsif rising edge(clk) then
                                                                                                     cont <= p cont;</pre>
  comb: process(cont)
                                                                                                   end if;
  begin
                                                                                                end process;
    p cont <= cont + 1;
  end process;
                                                                                              end cont arch;
                                                      contador
  cuenta <= cont;</pre>
                                         proceso
                                                                         proceso
                                       combinacional
                                                                         síncrono
                                                                                     cont
                                                                       almacenamiento
                                                                         de valores
                                     p_cuenta <= cuenta + 1;
                                                                                              cuenta
```



Reset asíncrono


- El reset asíncrono se define en el proceso síncrono
- El motivo es que este reset debe actuar de manera instantánea sobre el registro a resetear, no puede esperar al reloj





Reset síncrono

- El reset síncrono se define en el proceso combinacional
- El proceso combinacional asigna un valor a p_estado (por ejemplo poniendo todos sus bits a cero)
- El proceso combinacional (biestable(s)) traslada ese cambio a estado en el siguiente flanco activo de reloj






Reset síncrono

Definido en el proceso combinacional:

```
comb: process(cont, rst_sync)
begin
  if (rst_sync = '1') then
    p_cont <= (others => '0');
  else
    p_cont <= cont + 1;
  end if;
end process;</pre>
```





Reset síncrono

- También es posible definirlo en el proceso síncrono
- Para ello tiene que actuar sólo si hay un flanco activo de reloj
- Ese proceso no sería sensible al reset

```
-- Reset asíncrono:

sync: process(clk, rst)
begin
  if rst = '1' then
     cont <= (others => '0');
  elsif rising_edge(clk) then
     cont <= p_cont;
  end if;
end process;</pre>
```

```
-- Reset síncrono:
sync: process(clk)
begin
  if rising edge(clk) then
    if rst = '1' then
      cont <= (others => '0');
    else
      cont <= p cont;</pre>
    end if;
  end if:
end process;
```



¿Dónde definimos los resets?

- Como regla general, es buena idea tomar un criterio y seguirlo siempre
- El reset <u>asíncrono sólo puede definirse en el proceso</u> <u>síncrono</u>
- Para el reset <u>síncrono</u>, lo normal es definirlo en <u>el proceso</u> <u>combinacional</u>
 - Eso sí, saber que puede hacerse otra manera nos ayuda a entender código de terceros
- No se deben poner ambos resets en el proceso síncrono
 - Porque las FPGAs no tienen biestables con dos resets a la vez
 - Los biestables sólo tienen un reset que se puede configurar como síncrono o asíncrono
 - Si queremos tener resets de los dos tipos tenemos que poner el reset síncrono en el proceso combinacional y el reset asíncrono en el proceso síncrono



Reset asíncrono vs reset síncrono

Reset asíncrono

- Sensible a glitches
- El uso más común es como reset global del diseño
- Utilizado una única vez al principio, cuando se programa la FPGA
- No se vuelve a utilizar durante el funcionamiento del circuito
- "Asynchronously asserted, synchronously deasserted", pero es la FPGA la que se encarga de manera transparente al usuario

Reset síncrono

- Sincronizado con el reloj
- Por ello, es predecible y no es sensible a glitches
- Utilizado localmente, para poner a cero módulos o estados específicos
- De manera ordenada y sin problemas de temporización
- Puede utilizarse y se utiliza en cualquier momento del funcionamiento del circuito, no sólo en "tiempo cero"



Ejemplo: contador

Hagamos un contador:

- De tamaño genérico (N bits)
- Con entrada de habilitación (ena)
- Con entrada de sentido de la cuenta (updown)
 - Si updown = '1', cuenta hacia arriba
 - Si updown = '0', cuenta hacia abajo



Definición de tipos de datos

Definición de tipos de datos

- VHDL permite al usuario crear nuevos tipos de datos
- Una vez definidos, cualquier objeto puede ser creado con ese nuevo tipo
- Recordemos que, al ser de tipado duro, VHDL no nos permite realizar asignaciones entre objetos de tipos diferentes

```
type nombre_del_tipo is definicion_del_tipo;
```



Definición de tipos de datos

Ejemplo

```
type dia_mes is integer range 1 to 31;
type otro_tipo is integer range 1 to 31;
signal dia_hoy, dia_manyana: dia_mes;
signal otro_dato: otro_tipo;
begin
-- Después del begin de la architecture
dia_manyana <= dia_hoy + 1; -- OK!
otro_dia <= dia_hoy; -- ERROR: son tipos distintos</pre>
```

Si queremos poder asignar unos a otros, debemos crear y utilizar funciones de conversión. En este caso particular también funcionaría bien definirlos como **subtype** de **integer** en lugar de como tipos nuevos

U SEVILLA

Definición de tipos de datos

Tipos enumerados

 Consisten en una lista de valores que podrá tomar el objeto (señal, variable ...)

```
type t_enumerado is (valor1, valor2, valor3, valor4);
type estado is (reposo, lento, medio, rapido);
```

- Normalmente se utilizan para implementar máquinas de estado
- VHDL le asigna un número a cada posible valor, por orden de declaración
 - Por ejemplo, podemos decir y que rapido > reposo
 - Pero no lo hagáis! Resulta en código ofuscado, más difícil de entender y mantener, en el que un cambio en el orden de la definición puede cambiarte el funcionamiento del diseño
- std_ulogic de ieee.std_logic_1164 es un tipo enumerado

```
TYPE std_ulogic IS ( 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-');
```



Máquinas de estados

Máquinas de estados

FSM, por sus siglas en inglés (Finite State Machine)


- Se define un tipo enumerado con los estados posibles
- El proceso síncrono almacenará:
 - El estado de la FSM
 - Cualquier otro estado interno del circuito que deba almacenarse
- El proceso combinacional debe decidir:
 - Cuál será el siguiente estado de la FSM
 - Qué valor tomarán las salidas

s0 '0' **s**1 '0' **'0'**

Máquinas de estados

Ejemplo FSM

Es una máquina de Moore porque la salida (en azul) sólo depende del estado y no de la entrada (en negro)





Máquinas de estados

FSM: tipos y proceso síncrono

```
library ieee;
use ieee.std logic 1164.all;
entity fsm is
 port (
   rst : in std_ulogic;
   clk : in std ulogic;
   entrada : in std ulogic;
   salida : out std ulogic
  );
end fsm;
architecture arch of fsm is
```


```
type t estado is (s0, s1, s2, s3);
  signal estado, p estado: t estado;
  -- (En inglés las llamaríamos
  -- state y n state)
begin
  sync: process(rst, clk)
  begin
    if rst = '1' then
      estado <= s0;
    elsif rising edge(clk) then
      estado <= p estado;</pre>
    end if:
  end process;
```



Máquinas de estados

FSM: proceso combinacional

```
comb: process(estado, entrada)
begin
  case estado is
    when s0 =>
       salida <= '0';</pre>
       if entrada = '0' then
         p estado <= s0;
       else
         p estado <= s1;</pre>
       end if:
    when s1 \Rightarrow
       salida <= '0';</pre>
       if entrada = '1' then
         p estado <= s0;</pre>
       else
         p estado <= s2;</pre>
       end if;
```



```
when s2 \Rightarrow
          salida <= '0';</pre>
          if entrada = '0' then
            p estado <= s0;</pre>
          else
           p estado <= s3;</pre>
          end if;
       when s3 \Rightarrow
          salida <= '0';</pre>
          if entrada = '0' then
           p estado <= s0;</pre>
          else
           p_estado <= s1;</pre>
          end if;
     end case;
  end process;
end arch;
```

THERSIDAD OR SEVILLA

Variables

Variables

- No son específicas de diseños síncronos, de hecho suelen aparecer en los procesos combinacionales y también en testbenches
- Las variables son locales a un process, es decir que no existen fuera de él
 - Sólo existen dentro del process en el que han sido definidas
- Las asignaciones a variables se hacen con := y no con <=
- Las variables se actualizan inmediatamente tras ser asignadas
 - No como los signals que se actualizan al llegar al end process o a sentencias wait

Variables



Variables en código sintetizable

- A pesar de lo que su nombre sugiere, en síntesis no se utilizan para guardar valores!
 - Si quieres almacenar un valor, utiliza un proceso síncrono
- Se utilizan más bien para realizar cálculos intermedios
- Veamos un ejemplo

THERSIDA O OR SEVILL

Variables

Ejemplo: variable en código sintetizable

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity mult is
  port (
   op1 : in unsigned(7 downto 0);
   op2 : in unsigned(7 downto 0);
   res : out unsigned(11 downto 0)
 );
end mult;
architecture arch of mult is
```

```
process (op1, op2)
  variable mult16 : unsigned(15 downto 0);
begin
  mult16 := op1 * op2;
  res <= mult16(15 downto 4);
end process;
end arch;</pre>
```

Queremos multiplicar 2 números de 8 bits, descartando los 4 bits menos significativos del resultado

Variables



Variables en testbenches

- En código específico para simulación, sí podemos hacer prácticamente lo que queramos con variables
- Las metodologías de verificación modernas y otras librerías hacen un fuerte uso de las variables
- Aquí sí se parecen más a lo que entendemos por variable en un lenguaje de programación
- Siguen siendo locales a los process

Atributos



Atributos

- Un atributo es una característica asociada a un elemento (tipo de dato, señal, entidad, ...) que proporciona información adicional.
- Atributo ≠ Valor
- Un objeto tiene un solo valor y puede tener múltiples atributos.
- VHDL proporciona una serie de atributos predefinidos.

Atributos



Ejemplo

signal mysig: std_ulogic_vector(7 downto 2);

Atributo	Valor que toma
mysig'LEFT	7
mysig'RIGHT	3
mysig'LOW	2
mysig'HIGH	7
mysig'ASCENDING	false (ya que el rango es "downto")
mysig'RANGE	7 downto 2
mysig'REVERSE_RANGE	2 to 7



RSIDAD

typ'BASE

typ'RIGHT

typ'LOW

typ'HIGH

typ'ASCENDING

typ'IMAGE(X)

typ'VALUE(X)

typ'POS(X)

typ'VAL(X)

typ'SUCC(X)

typ'PRED(X)

typ'LEFTOF(X)

typ'RIGHTOF(X)

Atributos

Atributos predefinidos de tipos

7		p . c .		

Atributo Significado

Tipo base de typ. Sólo se permite como prefijo para otro atributo

typ'LEFT Límite izquierdo de typ

Límite derecho de typ

Límite inferior de typ

Límite superior de typ true si typ tiene un rango "LSB to MSB", false si el rango es "MSB downto LSB"

Representación como string del valor de X

El valor del tipo typ cuya representación como string es X Posición (índice) de X en typ

Valor que está en la posición X en typ

Predecesor: valor en posición de X - 1 (T'VAL(T'POS(X)-1))

Sucesor: valor en posición_de_X + 1 (T'VAL(T'POS(X)+1))

Valor a la izquierda de X en typ

Valor a la derecha de X en typ



Atributos

Atributos predefinidos de arrays

Atributo	Significado
arr'LEFT	Valor a la izquierda del intervalo de índices
arr'RIGHT	Valor a la derecha del intervalo de índices
arr'LOW	Valor maxímo del intervalo de índices
arr'HIGH	Valor mínimo del intervalo de índices
arr'RANGE	Intervalo completo de índices
arr'REVERSE_RANGE	Intervalo de índices en sentido inverso
arr'LENGTH	Longitud del intervalo de índices (número de elementos en el array)
arr'ASCENDING	true si el rango es de tipo "LSB to MSB", false si es de tipo "MSB downto LSB"



Atributos

Atributos predefinidos de arrays

Atributo	Significado
arr'LEFT[(N)]	
arr'RIGHT[(N)]	
arr'LOW[<mark>(N)</mark>]	Mismos que los atributos de los arrays, pero para el elemento N del array arr . Se
arr'HIGH[(N)]	
arr'RANGE[(N)]	utilizan en arrays multidimensionales.
arr'REVERSE_RANGE[(N)]	
arr'LENGTH[(N)]	
arr'ASCENDING[(N)]	



Atributo

sig'DRIVING VALUE

Atributos

Atributos predefinidos de signal

Generalmente no se usan en síntesis!

Significado

 Salvo 'EVENT, y 'LAST_VALUE, que son usados internamente por rising_edge()

<pre>sig'DELAYED[(T)]</pre>	Valor que tenía sig hace T tiempo
<pre>sig'STABLE[(T)]</pre>	true si no ha ocurrido ningún evento (cambio) en sig en el último T tiempo
<pre>sig'QUIET[(T)]</pre>	true si no ha ocurrido ninguna transacción (asignación) en sig en el último T tiempo
sig'TRANSACTION	Tipo bit , que cambia cada vez que hay una transacción en sig
sig'EVENT	true si ha ocurrido un evento en sig en el instante actual
sig'ACTIVE	true si ha ocurrido una transacción en sig en el instante actual
sig'LAST_EVENT	Tiempo desde el último evento en sig
sig'LAST_ACTIVE	Tiempo desde la última transacción en sig
sig'LAST_VALUE	Valor de sig antes del último evento
sig'DRIVING	false si nada está asignando valor en el process actual a sig

Valor que se está asignando a sig en el process actual



Atributos

Atributos predefinidos generales

 Muy útiles en simulación para imprimir mensajes de ayuda a la depuración

Atributo	Significado	Ejemplo
element'SIMPLE_NAME	Representación como string del nombre de element	switch_predictor
element'PATH_NAME	Representación como string del nombre jerárquico de element , sin incluir los nombres de las entidades instanciadas	:tb_switch_top:predictor_inst:
element'INSTANCE_NAME	Representación como string del nombre jerárquico de element , incluyendo los nombres de las entidades instanciadas y sus arquitecturas	<pre>:tb_switch_top(behavioral):predi ctor_inst@switch_predictor(switch_predictor_arch):</pre>



Conclusiones

- Diseñar circuitos secuenciales es saber diseñar con dos procesos
- El proceso combinacional:
 - Lee entradas y estado
 - Escribe salidas y p_estado
 - Es sensible a todas sus entradas
- El proceso síncrono:
 - Lee rst, clk, p_estado
 - Escribe estado
 - Es sensible a rst (opcionalmente) y clk (siempre)
 - NO es sensible a p_estado / n_state



Conclusiones

- El estado de un circuito pueden ser varias señales
 - Se actualizan todas en el mismo if rising_edge(clk) ...
 - Se inicializan todas en el mismo if rst = '1'
- En inglés en lugar de p_ se utiliza n_ para indicar el próximo valor



Conclusiones

- En síntesis, ningún proceso lee donde escribe!!
 - Si en el mismo proceso leemos y escribimos la misma señal, lo estamos haciendo mal

 Si una salida es igual a un estado interno, conectamos el estado interno a la salida utilizando una asignación concurrente



Bibliografía

- Brian Mealy, Fabrizio Tappero, <u>Free</u>
 <u>Range VHDL</u>. Free Range Factory, 2018
- The VHDL Golden Reference Guide. Doulos, 1995
- Ricardo Jasinski, Effective Coding with VHDL: principles and best practice. The MIT Press, 2016
- Jiri Gaisler, "<u>A Structured VHDL Design</u> <u>Method</u>"



Resultados de aprendizaje

- Saber estructurar un diseño VHDL, dividiendo la funcionalidad en procesos combinacionales y síncronos
- Conocer cómo se definen tipos enumerados en VHDL
- Ser capaz de describir máquinas de estados en VHDL
- Entender para qué pueden ser útiles las variables en VHDL
- Conocer las diferencias entre resets síncronos y asíncronos, así como saber implementarlos y reconocerlos en VHDL
- Conocer los atributos más comunes en VHDL