

Tema 12.2 - Creación de un Periférico Wishbone

Sistemas Electrónicos para Automatización Grado en Ingeniería Electrónica, Robótica y Mecatrónica

Hipólito Guzmán Miranda

1

Contenido

- Motivación
- Creación de un periférico Wishbone
- Otras funcionalidades
- Añadir periférico al diseño
- Modificaciones hardware
- Modificaciones software

Contenido

- Motivación
- Creación de un periférico Wishbone
- Otras funcionalidades
- Añadir periférico al diseño
- Modificaciones hardware
- Modificaciones software

GPIO = quick and dirty solution :)

- GPIO es fácil y rápido de prototipar
 - 'Sólo' tienes que saber de FPGAs,
 microprocesadores empotrados, arquitectura de microprocesadores, manejo de las herramientas,
 C, librerías para manejo del GPIO...;)
- Pero los accesos son lentos
- Y el interfaz es muy sencillo: y si queremos tener interfaz tipo FIFO, regs, memoria?
 - Tendríamos que implementarlos a mano: el acceso será aún más lento



Ejemplo: acceso a una FIFO desde GPIO

- GPIO con dos canales
- Conectamos al canal de salida del GPIO las señales datain, wren, rden de la FIFO
- Conectamos al canal de entrada del GPIO las señales dataout, full, empty de la FIFO





Ejemplo: acceso a una FIFO desde GPIO

Operación de lectura:

- Comprobar bit empty (lectura GPIO in)
- Si !empty:
 - Activar rd_en (escritura en GPIO out)
 - Desactivar rd_en (escritura en GPIO out)
- Leer datos (lectura GPIO in)

4 operaciones para leer un dato!



Ejemplo: acceso a una FIFO desde GPIO

Operación de escritura:

- Comprobar bit full (lectura GPIO in)
- Si !full:
 - Escribir dato (escritura en GPIO out)
 - Activar wr_en (escritura en GPIO out)
 - Desactivar wr_en (escritura en GPIO out)

4 operaciones para escribir un dato!



Ejemplo: acceso a una FIFO desde GPIO

Adicionalmente, no tenemos control sobre cuántos ciclos se mantienen activos rd_en y wr_en, con lo cual escribimos/leemos múltiples veces los datos en la FIFO

Limitaciones del GPIO

- GPIO se puede usar cuando el interfaz es sencillo y no existen restricciones de tiempo fuertes
- En otro caso, representará un cuello de botella en nuestro sistema
- En neorv32 sólo tenemos 1 GPIO!
 o (de 64 bits)
- No obstante, puede ser muy útil para prototipado rápido de soluciones

Contenido

- Motivación
- Creación de un periférico Wishbone
- Otras funcionalidades
- Añadir periférico al diseño
- Modificaciones hardware
- Modificaciones software

ERSIDAD

Periféricos Wishbone

 Mayores prestaciones de velocidad
 Necesario poner el generic MEM_EXT_EN a true



Generic	Function
MEM_EXT_EN	enable external memory interface when true
MEM_EXT_TIMEOUT	number of clock cycles after which an unacknowledged external bus access will auto-terminate (0 = disabled)
MEM_EXT_PIPE_MODE	when <i>false</i> (default): classic/standard Wishbone protocol; when <i>true</i> : pipelined Wishbone protocol
MEM_EXT_BIG_ENDIAN	byte-order (Endianness) of external memory interface; true=big, false=little (default)
MEM_EXT_ASYNC_RX	use registered RX path when <i>false</i> (default); use async/direct RX path when <i>true</i>

Curre

Port	Function
wb_tag_o	request tag output (3-bit)
wb_adr_o	address output (32-bit)
wb_dat_i	data input (32-bit)
wb_dat_o	data output (32-bit)
wb_we_o	write enable (1-bit)
wb_sel_o	byte enable (4-bit)
wb_stb_o	strobe (1-bit)
wb_cyc_o	valid cycle (1-bit)
wb_lock_o	exclusive access request (1-bit)
wb_ack_i	acknowledge (1-bit)
wb_err_i	bus error (1-bit)
fence_o	an executed fence instruction
fencei_o	an executed fence.i instruction

aSIDA

Espacio de direcciones



Todo acceso a una zona que no esté marcada en gris entre 0x00000000 y 0xffff0000 usará el bus Wishbone

ERSIDAD

EVIL

Ciclos de lectura y escritura



Conexión

- Si es un único periférico:
 - Conexión directa al master

 Si tienes más de un periférico:

> Uso de un wishbone interconnect (shared bus)

Conexión directa



Uso de wishbone interconnect

	wb_adr_o	—wb_adr_m2s →	wb_adr_i	slave (wishbone interconnect)		wb_adr_o	to all slaves	→
	wb_dat_i	∢ -wb_dat_s2m—	wb_dat_o		wb_dat_i [1N]	from all slaves		
	wb_dat_o	—wb_dat_m2s →	wb_dat_i		wb_dat_o	to all slaves	→	
	wb_we_o	—wb_we_m2s→	wb_we_i		wb_we_o	to all slaves	→	
master	wb_sel_o	—wb_sel_m2s→	wb_sel_i		wb_sel_o	to all slaves	→	
(neorv32)	wb_stb_o	—wb_stb_m2s→	wb_stb_i		wb_stb_o [1N]	one per slave	→	
	wb_cyc_o	—wb_cyc_m2s →	wb_cyc_i		wb_cyc_o [1N]	one per slave	→	
	wb_lock_o	—wb_lock_m2s- →	wb_lock_i		wb_lock_o	to all slaves	→	
	wb_ack_i	∢ -wb_ack_s2m—	wb_ack_o		wb_ack_i [1N]	< ──_from all slaves───		
	wb_err_i	∢ -wb_err_s2m	wb_err_o		wb_err_i [1N]	< ──_from all slaves───		
					Research Control of Co			

- Calcula cs (chip select) en función de adr_i (y de nuestro memory map)
- Activa sólo un stb y un cyc, el del periférico seleccionado
- Devuelve al neorv32 el dato, ack y error del periférico seleccionado (multiplexa en función de cs)

Encajando el periférico en el mapa de memoria

- Tu periférico debe conocer su BASEADDR y SIZE para determinar cuándo está seleccionado en función de wb_adr.
 - Esto se puede simplificar cuando usas un wishbone interconnect
- Tiene sentido que BASEADDR y SIZE sean generics en el periférico, así podrás recolocarlo si fuera necesario.

Configurando neorv32 para poder usar Wishbone

- Al instanciar neorv32 debemos asegurarnos de que
 - O MEM_EXT_EN => true
- También deberíamos poner
 - O MEM_EXT_TIMEOUT => 255
- Y
 - O MEM_EXT_PIPE_MODE => false
- Los otros valores podemos dejarlos por defecto:
 - O MEM_EXT_BIG_ENDIAN => false
 - o MEM_EXT_ASYNC_RX => false

Probando un periférico sencillo con varios registros

- Debemos declarar las señales del bus wishbone
- Debemos conectar las señales del bus al neorv32
- Debemos instanciar el periférico en el top-level, conectándolo a las señales del bus
- El desarrollador de neorv32 proporciona un periférico sencillo que instancia una memoria de tamaño configurable

aSIDA

Probando un periférico sencillo con varios registros

Debemos declarar las señales del bus wishbone

```
- Signals for Wishbone interface
-- m2s means master-to-slave
-- s2m means slave-to-master
signal wb tag m2s : std ulogic vector(02 downto 0); -- request tag
signal wb adr m2s : std ulogic vector(31 downto 0); -- address
signal wb dat s2m : std ulogic vector(31 downto 0); -- read data
signal wb dat m2s : std ulogic vector(31 downto 0); -- write data
signal wb we m2s
                   : std ulogic;
                                                    -- read/write
signal wb sel m2s : std ulogic vector(03 downto 0); -- byte enable
signal wb stb m2s : std ulogic;
                                                     -- strobe
signal wb cyc m2s : std ulogic;
                                                     -- valid cvcle
signal wb lock m2s : std ulogic;
                                                     -- exclusive access request
signal wb ack s2m : std ulogic;
                                                     -- transfer acknowledge
signal wb err s2m
                  : std ulogic;
                                                     -- transfer error
```

	THE REAL PROPERTY.			
2	Wishbone	bus interface (available	e if MEM_EXT_EN = true)	
	wb tag o	=> wb_tag_m2s,	request tag	h
1	wb adr o	=> wb adr m2s,	address	
1	wb dat i	=> wb dat s2m,	read data	
	wb dat o	=> wb dat m2s,	write data	rnc
	wb we o	=> wb we m2s,	read/write	1 U S
	wb sel o	=> wb sel m2s,	byte enable	
	wb stb o	=> wb stb m2s,	strobe	
	wb cyc o	=> wb cyc m2s,	valid cycle	
	wb lock o	=> wb lock m2s,	exclusive access request	
	wb ack i	=> wb ack s2m,	transfer acknowledge	
	wb err i	=> wb err s2m,	transfer error	
- 1				

- Debemos conectar las señales del bus al neorv32
- Debemos instanciar el periférico en el top-level, conectándolo a las señales del bus
- El desarrollador de neorv32 proporciona un periférico sencillo que instancia una memoria de tamaño configurable

	Proba	ndo un periter	
se	Instance the	e Wishbone peripheral	stros
Debe	myperiph_inst: generic map	<pre>entity neorv32.wb_stub (WB_ADDR_BASE => x"90000000", WB_ADDR_SIZE => 16)</pre>	ous
wishb	<pre>port map (wb_clk_i wb_rstn_i</pre>	<pre>=> std_ulogic(iCEBreakerv10_CLK), => std_ulogic(iCEBreakerv10_BTN_N)</pre>	
Debe	wb_adr_i wb_dat_i	<pre>=> wb_adr_m2s, => wb_dat_m2s,</pre>	bus al
neorv	wb_dat_o wb_we_i	=> wb_dat_s2m, => wb_we_m2s,	

- Debemos instanciar el periférico en el top-level, conectándolo a las señales del bus
- El desarrollador de neorv32 proporciona un periférico sencillo que instancia una memoria de tamaño configurable

Añadir source al proyecto

- No debemos olvidar indicar a las herramientas de implementación que deben incluir el (los) fichero(s) .vhd nuevo(s)
- Para esto, modificaremos neorv32/setups/osflow/filesets.mk

Añadir source al proyecto

<pre>\$(RTL_CORE_SRC)/neorv32_top.vhd \ \$(RTL_CORE_SRC)/neorv32_trng.vhd \</pre>
<pre>\$(RTL_CORE_SRC)/neorv32_twi.vhd \ \$(RTL_CORE_SRC)/neorv32_uart.vhd \ \$(RTL_CORE_SRC)/neorv32_wdt.vhd \ \$(RTL_CORE_SRC)/neorv32_wishbone.vhd \ \$(RTL_CORE_SRC)/neorv32_wishbone.vhd \ </pre>
\$(RTL_CORE_SRC)/neorv32_xirq.vhd
<pre># Before including this partial makefile, NEORV32_MEM_SRC ne # (containing two VHDL sources: one for IMEM and one for DMM</pre>
NEORV32_SRC := \${NEORV32_PKG} \${NEORV32_APP_SRC} \${NEORV32_N
<pre>ICE40_SRC := \ devices/ice40/sb_ice40_components.vhd</pre>

- Cambios marcados en verde a la izquierda
- En este ejemplo se han añadido 2 ficheros (separados por '/') por si quieren añadir periféricos más complejos, pero para empezar, con wb_stub.vhd es suficiente
- Los sources se pueden poner (por ejemplo) en neorv32/rtl/periph (tendréis que crear esa carpeta)

Reimplementar

- Ya que se ha modificado el hardware, será necesario volver a hacer la implementación del microprocesado (síntesis + PnR + bitstream)
- make BOARD=iCEBreaker MinimalBoot

Y el software?

- Ahora debemos modificar nuestro programa en C para que pueda acceder a los registros de este periférico
- Es fundamental mirar la documentación de neorv32_cpu.h, en particular las funciones:
 - o neorv32_cpu_load_unsigned_word
 - o neorv32_cpu_load_unsigned_half
 - o neorv32_cpu_load_unsigned_byte
 - neorv32_cpu_store_unsigned_word
 - o neorv32_cpu_store_unsigned_half
 - o neorv32_cpu_store_unsigned_byte

Modificaciones hardware

- En el fichero wb_stub.vhd aparece la implementación del periférico
- Se puede modificar el VHDL para añadir nuevas funcionalidades

ULERSIDAD OF SEVI

¿Y el modo pipeline?

Para empezar estamos usando el modo clásico, pero el modo pipeline puede tener cierta ventaja en algunos casos

Veamos la diferencia entre los ciclos de bus en cada modo





¿Y el modo pipeline?

- Útil para cuando tienes periféricos que necesitan que una condición se cumpla sólo durante UN ciclo de reloj
- Por ejemplo un contador que cuenta si enable = '1', puede usar 'stb AND cyc' de enable
- Por ejemplo una FIFO necesita que write_enable = '1' sólo un ciclo por cada dato que vayas a escribir
 - Y lo mismo, con read_enable, al leer

¿Y el modo burst?

- A fecha de diciembre 2021, el modo ráfaga NO está implementado en el neorv32
- Esto significa que no necesitaremos la señal stall de wishbone (de hecho ni siquiera existe en la implementación de wishbone del micro)

SIDAD

Referencias

- Stefan Nolting, <u>The NEORV32 RISC-V Processor:</u> <u>Datasheet</u>
- Stefan Nolting, <u>The NEORV32 RISC-V Processor:</u> <u>User Guide</u>
- Opencores, <u>Wishbone B4: WISHBONE</u> <u>System-on-Chip (SoC) Interconnection</u> <u>Architecture for Portable IP Cores</u>