

Verificación de Sistemas en Chip

Hipólito Guzmán Miranda
Departamento de Ingeniería Electrónica
Universidad de Sevilla
hguzman@us.es

Objetivos de aprendizaje

- Conocer las limitaciones de los testbenches clásicos
- Conocer las métricas de verificación más comunes, como pueden ser el alcance de código y el alcance funcional
- Comprender el concepto de modelado a nivel de transacción
- Adquirir las capacidades conceptuales para construir paso a paso un testbench estructurado

Contenido


- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

¿Qué es Verificar?

Diseño



Verificación

Comprobar que la implementación realizada realmente cumple con las especificaciones

¿Por qué verificar? Algunas buenas razones...

- Verification gap
- Salud mental
- Verificación puede ser entre el 50% y el 80% del tiempo total del desarrollo
- Costes de fabricación de ASIC
- Industrias donde los fallos deben evitarse a toda costa: espacio, aeronáutica, biomedicina, nuclear
- ...
- Dificultad de diagnosticar y arreglar fallos sobre el prototipo FPGA
- Terminar (de verdad) los proyectos a tiempo



Motivación

¿Por qué aprender verificación?

indeed

Find jobs

Company reviews

Find salaries

Upload your resume

What

Job title, keywords, or company

Verification engineer

Where

City, state, or zip code

Find jobs

Advanced Job Search

Page 1 of 22,569 jobs

Verification engineer jobs

Sort by: relevance - date

Salary Estimate

\$70,000 + (17885)

\$80,000 + (15639)

\$90,000 + (12300)

\$100,000 + (8576)

\$115,000 + (3912)

Job Type

Full-time (21360)

Internship (904)

Contract (833)

Temporary (636)

Part-time (483)

Commission (33)

IP Verification Engineer new

Intel 4.1

Hillsboro, OR 97124

Verification of complex server IP designs us will be responsible for, although not limited...

Today · Save job · more...

Design Verification Engineer - E Apple 4.2

Santa Clara Valley, CA 95014

Pre-silicon digital verification engineer for m constrained random verification techniques

30+ days ago · Save job · more...

Design Verification Engineer new

Apparna Labs (U.S.) Inc. 3.6

Santa Clara, CA 95051

Perform Block Verification of Ambarella's very complex CABAC compression block. Perform system-level verification of Ambarella's Video Input block as well as...

30+ days ago · Save job · more...

ASIC Design Verification Engineer, Processors new

Google 4.3

Sunnyvale, CA

Experience with security-focused verification methods. You will collaborate closely with design and verification engineers in active projects and perform hands...

5 days ago · Save job · more...

ASIC Design Verification Engineer new

Google 4.3

Sunnyvale, CA +1 location

You will collaborate closely with design and verification engineers in active projects and perform hands-on verification. 4 years of relevant experience.

5 days ago · Save job · more...

Verification Engineer

Ambarella 3.6

Santa Clara, CA 95054

Perform Block Verification of Ambarella's very complex CABAC compression block. Perform system-level verification of Ambarella's Video Input block as well as...

30+ days ago · Save job · more...

Design Verification Engineer

Apple 4.2

Santa Clara Valley, CA 95014 +5 locations

Experience with mixed signal verification methodology. Deep knowledge of formal verification methodology. Develop verification plans for all features under your...

30+ days ago · Save job · more...

Design Verification Engineer

Talent 101 4.0

Santa Clara, CA 95051 +1 location

Perform Block Verification of Ambarella's very complex CABAC compression block. Perform system-level verification of Ambarella's Video Input block as well as...

30+ days ago · Save job · more...

Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Test 'tradicional'

Típico testbench:



- Estímulos definidos a mano
- Siempre los mismos estímulos
- Comprobación mirando “a ojo” la forma de onda

Este enfoque no escala para tests complejos

Ej: 200K estímulos y 1M ciclos de reloj de formas de onda que comprobar

Difícilmente escalable

Además, un SoC puede tener múltiples interfaces, ¿cómo movemos eso con un único 'stim_process'?



Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Capacidades de verificación (I)

- **Code coverage**
 - Qué porcentaje del código ha sido realmente probado en simulación
- **Assertions**
 - Comprobar que se cumplen determinadas condiciones, dar un mensaje de error si no
 - Más eficiente que comprobar formas de onda a ojo
- **Modelado a nivel de transacción (TLM)**
 - Separar los datos que se mueven por los interfaces del movimientos de los pines asociados.
 - El concepto más importante en verificación de los últimos 20-30+ años

Capacidades de verificación (II)

- Testbenches auto-chequeantes
 - Testbenches que devuelven pass/fail sin intervención humana
 - Se pueden automatizar cientos de tests
 - Y ejecutarlos a cada cambio en RTL
- Estímulos aleatorios
 - Probar cada vez con entradas diferentes
- Alcance funcional
 - Relacionar las entradas y salidas que se han visto en la simulación con el plan de pruebas
 - Me he dejado alguna funcionalidad por probar?

Es una técnica automática

- La hace el simulador, compilando los ejecutables de simulación con ciertas opciones
- Soportado por ModelSim/Questa, Aldec, Vivado XSim (parcialmente), GHDL (parcialmente), etc...
- Categorías:
 - Statement (sentencias)
 - Branch (ramificaciones)
 - FSM (estados y transiciones)
 - Expression (posibilidades de `d <= a or (b and c);`)
 - Condition (posibilidades de `if (a or (b and c) then`)

Notifica si una condición no se cumple

```
assert condition report string severity  
severity_level;
```

4 niveles de gravedad:

- note
- warning
- error
- failure (stops simulation)

Normalmente sólo para simulación. No impiden la síntesis, pero el sintetizador sólo puede comprobar los que dependen de condiciones estáticas.

Transaction-Level Modeling (TLM)

Es elevar el nivel de abstracción en verificación, separando:

- Los datos que se mueven por los interfaces

de

- El movimiento de pines y señales de control asociado

Transaction-Level Modeling (TLM)

Por ejemplo si enviamos datos por una FIFO:


1. Esperamos a que no esté llena
2. Ponemos el dato
3. Activamos write_enable
4. Esperamos un ciclo de reloj
5. Desactivamos write_enable

Queremos separar el envío del dato (fifo_write) del movimiento de pines (full, write_enable, datai)

Transaction-Level Modeling


```
fifo_write(data);
```

← data se propaga por el interfaz



← movimiento de pines


Arquitectura de un testbench TLM



Self-checking Testbenches

- En lugar de comprobar a mano las formas de onda, insertamos en el testbench comprobaciones de:
 - Si los movimientos de pines son correctos (assertions del protocol monitor)
 - Si los datos de salida son correctos
- Predictor: predice las transacciones de salida esperadas
- Checker: comprueba si las transacciones son correctas

Self-checking Testbenches



Estímulos automáticos

Si tenemos un testbench que incluye un modelo de alto nivel con el que comparar:

- Podemos generar estímulos aleatorios
- 'Test random' como contraposición a 'test dirigido'
- En realidad es 'constrained random' porque se aplican restricciones a los estímulos generados

Alcance Funcional

Code coverage es muy útil pero NO nos dice:

- Si la ejecución fue correcta o no
- Si hemos probado todos los 'corner cases': valores, rangos, etc
- Si estamos aplicando los estímulos en secuencias correctas

Functional coverage indica si estamos cubriendo todo el *plan de pruebas*

¿Cómo se hace?

- Se definen 'bins' (contenedores)
- Cuando se genera la transacción de entrada se anota a qué bin pertenece la transacción generada
- Al final de la simulación se genera un informe del coverage de cada bin (número de veces que se alcanza cada una)

Normalmente se utilizan packages de terceros que ya dan esta funcionalidad (OSVVM CoveragePkg en VHDL)

Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Metodologías de verificación

- Existen en la industria diferentes metodologías de verificación
 - Enfocadas en el 'code reuse' y en aplicar las capacidades anteriormente vistas
 - Pero aprenderlas nos requeriría más tiempo del que tenemos disponible en la asignatura
- Muy utilizadas para verificar ASIC y sistemas críticos
- UVM (SystemVerilog)
- OSVVM (VHDL)
- UVVM (VHDL)

Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Para nuestros diseños

- No podemos simular el SoC completo porque no tenemos un modelo de simulación del ARM
- Pero podemos probar muy bien todos los periféricos que hagamos
- Para ello, necesitaremos generar e interpretar transacciones AXI para poder simular los periféricos
- En la práctica 5 usaremos un AXI VIP (Verification IP) escrito en python para no tener que escribir un driver+monitor desde cero
- El uso de python para verificación nos permite adoptar las capacidades mencionadas anteriormente con menos esfuerzo

Contenido

- Motivación
- Test tradicional
- Capacidades de verificación
- Metodologías de verificación
- Consideraciones para la asignatura
- Bibliografía

Bibliografía

- Ray Salemi, *FPGA Simulation: A Complete Step-by-Step Guide*. Boston Light Press, 2009
- Ray Salemi, 'Evolving FPGA verification capabilities', disponible en www.verifacationacademy.com

Resultados de aprendizaje

- ¿Para qué sirven las métricas de verificación?
- Diferencias entre code coverage y functional coverage
- ¿Por qué tiene sentido hacer test con entradas aleatorias con restricciones (constrained random)?
- Conocer la importancia de los assertions
- Conocer qué es el modelado a nivel de transacción y cómo influye en la construcción de testbenches estructurados